微處理機導論(第三版)

購買商店

微處理機導論(第三版)

$418.00

馬上購買

相關推薦清單

10 大 專業/教科書/政府出版品 & 電機資訊類 推薦清單

Yohowto | 2023-10-02 |

---

內容描述

目錄大綱

1. 1-11.0 本章教學大綱 1-21.1 微處理機發展史 1-21.2 背景基礎摘要 1-101.2.1 設計法淺說 1-101.2.2 邏輯電路的基礎 1-131.2.3 資料結構的基礎 1-201.2.4 循序電路基礎 1-321.3 微處理機的基本分類 1-351.3.1 易混淆名詞釋義 1-351.3.2 電腦的分類 1-361.3.3 微處理機的分類 1-39
2. 2-12.0 本章教學大綱 2-22.1 典型中央處理機的基本架構方塊圖 2-22.1.1 基本架構 2-22.1.2 資料的轉移和運算 2-62.2 80x86族系處理機的發展 2-82.3 8088/8086系列 2-132.3.1 8088的訊號線 2-162.3.2 8086的訊號線 2-202.4 80286 2-272.4.1 80286的結構特徵 2-282.5 80386 2-362.5.1 80386 簡介 2-362.5.2 80386的結構及主要功能 2-392.6 80486 2-422.7 Pentium 2-472.8 其他 INTEL 相容產品 2-532.9 680X0 2-542.10 其它 RISC CPU 2-572.10.1 Power PC 2-582.10.2 SPARC 2-592.10.3 Alpha 2-602.11 數位訊號處理器(DSP) 2-622.11.1 TMS320C1X 2-632.11.2 TMSC3205X 2-652.12 8051 單晶片 2-67
3. 3-13.0 本章教學大綱 3-23.1 算術邏輯單元的功能 3-23.2 加/減/乘/除法器 3-43.3 比較器 3-93.4 編碼器與多工器 3-123.5 計數器 3-163.6 移位暫存器 3-213.6.1 暫存器的基本觀念 3-213.6.2 移位暫存器的設計 3-213.6.3 桶狀移位暫存器 (Barrel Shifter) 3-243.7 TMS320C1X/5X 之算數邏輯單元 3-263.8 位元片段觀念 3-303.9 提高CPU效能的幾個方法 3-323.9.1 浮點運算處理器 3-333.9.2 倍頻技術與Overdrive 3-48
4. 4-14.0 本章教學大綱 4-24.1 控制單元簡介 4-24.2 循序電路設計法 4-24.3 暫存器轉移語言 4-84.3.1 暫存器間轉移 4-94.3.2 算術邏輯指令 4-104.4 多相時脈解碼設計法 4-114.5 微程式設計法 4-164.5.1 一個指令的分解動作 4-164.5.2 微程式控制 4-184.5.3 微程式設計 4-184.6 80x86的控制暫存器 4-234.7 Pentium的分支預測 4-26
5. 5-15.0 本章教學大綱 5-25.1 微處理機的記憶體裝置 5-25.2 記憶體階層 5-55.3 記憶體的配置技術 5-195.3.1 程式的參考區域性 5-195.3.2 虛擬記憶體的概念 5-205.3.3 主記憶體的定址技術 5-235.3.4 典型的分頁記憶體系統 5-275.3.5 典型的分段記憶體系統 5-285.3.6 80X86的記憶體配置 5-305.3.7 Pentium內部的暫存器組 5-405.3.8 680x0 之內部暫存器介紹 5-415.4 快取 (Cache)組織 5-425.5 Pentium CPU的記憶體應用 5-505.5.1 Pentium內的快取記憶體 5-505.5.2 快取記憶體的組織 5-505.5.3 快取記憶體操作模式 5-505.5.4 頁階層快取記憶體管理 5-515.6 記憶裝置的時序考慮 5-525.7 輔助記憶體 5-575.7.1 硬碟(Hard Disk) 5-575.7.2 磁帶(Magnetic tape) 5-575.7.3 光碟機 5-59
6. 6-16.0 本章教學大綱 6-26.1 匯流排基本概念 6-26.2 匯流排的標準及設計考慮 6-96.2.1 匯流排的標準 6-96.2.2 驅動/三態能力 6-106.2.3 抗雜訊 6-116.3 Bus協調 6-126.3.1 同步Bus (Synchronous Bus) 6-136.3.2 異步Bus (Asynchronous Bus) 6-196.3.3 半同步Bus (Semisynchronous Bus) 6-216.4 裁決協定 6-256.4.1 中斷要求裁決 6-256.5 匯流排週期 6-276.5.1 8086匯流排週期定義 6-286.5.2 記憶體空間與匯流排週期之關係 6-316.5.3 8086執行單元與匯流排介面單元 6-356.5.4 80486 的匯流排週期 6-376.5.5 Pentium的匯流排週期 6-396.6 其它著名匯流排 6-416.6.1 IEEE488匯流排 6-416.6.2 ISA匯流排 6-426.6.3 MCA BUS 6-446.6.4 EISA BUS 6-486.6.5 區域匯流排 6-516.6.6 其它 6-57
7. 7-17.0 本章教學大綱 7-27.1 廣義中斷的概念與型態 7-27.1.1 軟體中斷(Software Interrupt) 7-37.1.2 硬體中斷(Hardware Interrupt) 7-37.2 8259A 可程式化中斷控制器 7-147.2.1 8259A 的操作 7-167.2.2 8259A 的初始化流程及命令格式 7-197.3 80X86的中斷系統 7-227.3.1 中斷向量表 7-237.3.2 中斷指令 7-257.3.3 8086的基本外部硬體中斷介面 7-297.3.4 外部硬體中斷時序 7-327.4 保護模式與實際模式的中斷 7-337.5 Pentium 的中斷系統 7-377.6 8051 的中斷系統 7-387.7 TMS320C14/C5X 的中斷系統 7-42
8. 8-18.0 本章教學大綱 8-28.1 軟體與程式規畫 8-28.2 80X86 軟體模式 8-68.3 組譯器的演進 8-68.3.1 組譯的簡例 8-68.3.2 組譯器的演進 8-88.4 指令集結構 8-108.4.1 典型指令的分類 8-108.4.2 指令集規模 8-148.5 80X86微處理器的定址模式 8-168.6 680X0 微處理器的定址方式 8-208.7 TSM320 微處理器的定址方式 8-208.7.1 環形定址法(Circular addressing mode) 8-218.7.2 位元反轉定址法(Bit-reversed addressing Mode) 8-238.8 組譯 8-268.8.1 典型組譯流程 8-268.8.2 原始程式結構 8-28
9. 9-19.0 本章教學大綱 9-29.1 微處理機系統的輸出入結構 9-29.2 輸出入裝置的驅動方式 9-89.3 直接記憶體存取(DMA) 9-129.3.1 8237A DMA 控制器 9-169.4 串列傳輸 9-179.4.1 通訊傳輸的基礎概念 9-179.4.2 串列埠基本結構 9-219.4.3 RS-232-C 介面 9-239.5 並列傳輸 9-369.5.1 並列傳輸控制 9-379.5.2 可程式周邊介面 8255 9-399.6 可程式計時/計數器 8253/8254 9-529.6.1 控制的定義 9-55